#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平4-299571

(43)公開日 平成4年(1992)10月22日

(51) Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FI	技術表示箇所
H01L 29/784			,	
// H01L 21/318	В	8518-4M		
		9056-4M	H01L 29/78	311 H

# 審査請求 未請求 請求項の数2(全 4 頁)


<b>特願平</b> 3-64211	(71)出願人	000004237
		日本電気株式会社
平成3年(1991)3月28日		東京都港区芝五丁目7番1号
	(72)発明者	金子 若彦
		東京都港区芝五丁目7番1号日本電気株式
		会社内
	(74)代理人	弁理士 内原 晋
		平成 3 年(1991) 3 月28日 (72)発明者

## (54) 【発明の名称】 薄膜トランジスタ

# (57)【要約】 (修正有)

【構成】絶縁基板1上にゲート電極2、ゲート絶縁膜3、島状に形成された半導体層4、N型半導体層からなるオーミックコンタクト層5、ソースおよびドレイン電極6、パシベーション膜7が順次積層された薄膜トランジスタにおいて、前記ゲート電極2直上の前記半導体層4と前記パシベーション膜2との界面にプラズマCVD法によるP型半導体層8が前記ソースおよびドレイン電極6から離れて形成されていることを特徴とする薄膜トランジスタ。

【効果】薄膜トランジスタの半導体層4とパシベーション膜7との界面にP型半導体層8を設けることにより、パシベーション膜7中に生じた正の固定電荷によるオフ電流の劣化が軽減されるという効果がある。



#### 【特許請求の範囲】

【請求項1】 絶縁基板上にゲート電極、ゲート絶縁 膜、島状に形成された半導体層、N型半導体層からなる オーミックコンタクト層、ソースおよびドレイン電極、 パシペーション膜が順次積層された薄膜トランジスタに おいて、前記ゲート電極直上の前記半導体層と前記パシ ベーション膜との界面にプラズマCVD法によるP型半 導体層が前記ソースおよびドレイン電極から離れて形成 されていることを特徴とする薄膜トランジスタ。

【請求項2】 ソース側とドレイン側とにP型半導体層 10 が2分割して形成されている請求項1記載の薄膜トラン ジスタ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタに関 し、特にカラー液晶ディスプレィ用のアモルファスシリ コン薄膜トランジスタに関するものである。

[0002]

【従来の技術】従来技術による薄膜トランジスタについ て、図2を参照して説明する。

【0003】ガラスからなる絶縁基板1上にアルミニウ ム、クロム、タンタルからなるゲート電極2、アモルフ ァス窒化シリコンからなるゲート絶縁膜3、アモルファ スシリコンからなる半導体層4、燐をドープしたN型ア モルファスシリコンからなるオーミックコンタクト層 5、アルミニウム、クロムからなるソースおよびドレイ ン電極6、アモルファス窒化シリコンからなるパシベー ション膜7が形成されている。

【0004】ON状態では図3(a)に示すように、ゲ ート電極2に正の電圧が印加されるとゲート絶縁膜3と 30 半導体層2との界面に負電荷が誘起して、界面近くの半 **導体層4の伝導帯がフェルミレベルよりも下って(以下** この部分をチャネルと記す)、キャリア電子が流れるよ うになる。

【0005】OFF状態では図3(b)に示すように、 ゲート電極2に負の電圧が印加されるとゲート絶縁膜3 と半導体層 2 との界面に正電荷が誘起して、界面近くの 半導体層4の伝導帯がフェルミレベルよりも上って、キ ャリア電子はほとんど流れなくなる。このようにゲート る。

[0006]

【発明が解決しようとする課題】このような薄膜トラン ジスタにおいては図3(c)に示すように、製造工程中 の放射線損傷や不純物イオンなどの欠陥によって、パシ ペーション膜7または半導体層4とパシペーション膜7 との界面(以下この部分をバックチャネルと記す)に正 の固定・捕獲電荷9が生じることがある。

【0007】そのためパックチャネルの伝導帯が下がっ てキャリア電子が流れ易くなり、ゲート電圧を負に印加 50 しても電流(以下この電流をオフ電流と記す)が流れて しまうという問題があった。

[0008]

【課題を解決するための手段】本発明の薄膜トランジス 夕は、絶縁基板上にゲート電極、ゲート絶縁膜、島状に 形成された半導体層、N型半導体層からなるオーミック コンタクト層、ソースおよびドレイン電極、パシベーシ ョン膜が順次積層され、前記ゲート電極直上の前記半導 体層と前記パシベーション膜との界面にプラズマCVD 法によるP型半導体層が前記ソースおよびドレイン電極 から離れて形成されているものである。

[0009]

【作用】半導体層とパシベーション膜との間にP型半導 体層を形成したとき、パンド図は図4(a)のようにな

【0010】パシベーション膜7中に正の固定電荷9が 生じても、P型半導体層8のため伝導帯はフェルミレベ ルまで下らないので、バックチャネルにキャリア電子が 流れない。

20 [0011]

> 【実施例】本発明の第1の実施例について、図1 (a) を参照して説明する。

【0012】厚さ1mmの低アルカリガラス基板1上に スパッタ法により厚さ1000Aのクロムを堆積してか ら、フォトリソグラフィとウェットエッチングによりゲ ート電極2を形成する。

【0013】つぎにプラズマCVD法により厚さ500 0 Aの窒化シリコン膜、厚さ3000 Aのアモルファス シリコン膜、厚さ500Aの燐をドープしたN型アモル ファスシリコン膜を順次堆積する。つぎにフォトリソグ ラフィとドライエッチングにより、アモルファスシリコ ン膜およびN型アモルファスシリコン膜を選択的にエッ チングして半導体層4およびオーミックコンタクト層5 を形成する。

【0014】つぎにスパッタ法で厚さ2000Aのクロ ムを堆積し、フォトリソグラフィとドライエッチングに よりソースおよびドレイン電極6をパターニングする。

【0015】つぎにゲート電極2直上のオーミックコン タクト層5をドライエッチングしてから、厚さ200A 電極の電圧によってトランジスタの状態を制御してい 40 のポロンをドープしたP型アモルファスシリコンを堆積 し、フォトリソグラフィとドライエッチングによりP型 半導体層8を形成する。

> 【0016】さらにプラズマCVD法により厚さ200 0 Aの窒化シリコン膜を堆積し、フォトリソグラフィと ドライエッチングによりパシペーション膜?を形成す る。最後に200℃の不活性ガス雰囲気で2時間の熱処 理を行なって素子部が完成する。

> 【0017】つぎに本発明の第2の実施例について、図 1 (b) を参照して説明する。

> 【0018】本実施例ではP型半導体層8を2分割する

3

ことにより、パシベーション膜中に負の固定電荷が生じた場合でもバックチャネルにホール型伝導電流が流れ難くなるという利点がある。

#### [0019]

【発明の効果】薄膜トランジスタの半導体層とパシベーション膜との界面にP型半導体層を設けることにより、パシベーション膜中に生じた正の固定電荷によるオフ電流の劣化が軽減されるという効果がある。

【0020】図4(b)にドレイン電圧を10Vに固定し、ゲート電圧を-10Vから+10Vに変化させたと 10 きの電流電圧特性を示す。従来例の薄膜トランジスタではパシベーション膜中の固定電荷密度によりオフ電流が変化して不安定であるのに対して、本発明の薄膜トランジスタでは安定した特性が得られることがわかる。

## 【図面の簡単な説明】

【図1】本発明の実施例を示す断面図である。

【図2】従来技術による薄膜トランジスタを示す断面図

である.


【図3】従来技術による薄膜トランジスタのエネルギー パンド図である。


【図4】本発明の実施例のエネルギーバンド図、および本発明と従来例との電流・電圧特性を示すグラフである

#### 【符号の説明】


- 1 ガラス基板
- 2 ゲート電板
- 0 3 ゲート絶縁膜
  - 4 半導体層
  - 5 オーミックコンタクト層
  - 6 ソースおよびドレイン電極
  - 7 パシペーション膜
  - 8 P型半導体層
  - 9 正の固定電荷


【図1】






[図2]







DERWENT-ACC-NO: 1992-402733

DERWENT-WEEK:

199249

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Amorphous silicon thin film

transistor for colour liquid

crystal display - has P-type

semiconductor layer at

interface between semiconductor layer

and passivation

film, thus reduces degrading of

current due to positive

fixed charge generated in passivation

film NoAbstract

PATENT-ASSIGNEE: NEC CORP[NIDE]

PRIORITY-DATA: 1991JP-0064211 (March 28, 1991)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES

MAIN-IPC

JP 04299571 A

October 22, 1992

N/A

004

H01L 029/784

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 04299571A

N/A

1991JP-0064211

March 28, 1991

INT-CL (IPC): H01L021/318, H01L029/784

ABSTRACTED-PUB-NO: JP 04299571A

**EQUIVALENT-ABSTRACTS:** 

CHOSEN-DRAWING: Dwg.1/4

TITLE-TERMS: AMORPHOUS SILICON THIN FILM TRANSISTOR COLOUR LIQUID CRYSTAL

DISPLAY P TYPE SEMICONDUCTOR LAYER INTERFACE SEMICONDUCTOR LAYER

PASSIVATION FILM REDUCE DEGRADE CURRENT

# POSITIVE FIX CHARGE GENERATE PASSIVATION FILM NOABSTRACT

DERWENT-CLASS: U12 U14

EPI-CODES: U12-B03A; U12-D02A; U12-Q; U14-K01A2B;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1992-307078